

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-265292

(43)Date of publication of application : 28.09.2001

(51)Int.Cl.

G09G 3/36
G02F 1/133
G09F 9/30
G09G 3/20

(21)Application number : 2000-079181

(71)Applicant : SHARP CORP

(22)Date of filing : 21.03.2000


(72)Inventor : SEO MITSUYOSHI

(54) DISPLAY DEVICE AND ITS CONTROLLER

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent that display quality is degraded because a bright-line or a dark-line appears at the central part of a picture in a horizontal direction in a high definition LCD in which source lines are divided into two of upward and downward parts.

SOLUTION: It is prevented that the bright-line or the dark-line runs in the screen by properly dispersing dividing points of source lines 2 within the range of (b) of a display picture. When parts of the picture within ranges of (a), (c) are to be scanned, two lines of gate lines 3 upper and lower than the dividing points are simultaneously scanned and when the picture within the range of (b) is to be scanned, gate lines 3 are scanned one by one. Moreover, when the picture within the range of (b) is to be scanned, the same video image signal is supplied from upper and lower source drivers 5.



(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-265292

(P2001-265292A)

(43)公開日 平成13年9月28日(2001.9.28)

(51)Int.Cl.*	識別記号	F I	テキスト(参考)
G 0 9 G 3/36		G 0 9 G 3/36	2 H 0 9 3
G 0 2 F 1/133	5 5 0	G 0 2 F 1/133	5 C 0 0 6
G 0 9 F 9/30	3 3 8	G 0 9 F 9/30	3 3 8 5 C 0 8 0
G 0 9 G 3/20	6 2 2	G 0 9 G 3/20	6 2 2 L 5 C 0 9 4
	6 4 2		6 4 2 B

審査請求 未請求 請求項の数8 O.L (全 6 頁)

(21)出願番号 特願2000-79181(P2000-79181)

(71)出願人 000005049

(22)出願日 平成12年3月21日(2000.3.21)

シャープ株式会社
大阪府大阪市阿倍野区長池町22番22号(72)発明者 深尾 光慶
大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内(74)代理人 100078282
弁理士 山本 秀策


最終頁に続く

(54)【発明の名称】 表示装置およびその制御装置

(57)【要約】

【課題】 ソースラインを上下に2分割した高精細LCDにおいて、画面の中央部に水平方向に輝線または暗線が表れて表示品位が劣化するのを防ぐ。

【解決手段】 ソースライン2の分割点を表示画面のbの範囲内に適宜分散させて、輝線または暗線が走るのを防止する。aおよびcの範囲内を走査するときには、分割点よりも上側と下側の2本のゲートライン3を同時に走査し、bの範囲内を走査するときには1本ずつゲートライン3を走査する。bの範囲内を走査するときには、上下のソースドライバ5から同じ映像信号を供給する。



【特許請求の範囲】

【請求項1】マトリクス状に配置された絵素に映像信号を供給するための複数の信号線が垂直方向に配置されていると共に、該絵素に走査信号を供給するための複数の走査線が水平方向に配置され、各信号線が表示画面の中央部付近を境として電気的に絶縁された2つの部分に分割され、各信号線の両端から上側の信号線部分と下側の信号線部分に同時に信号電圧を供給する手段を備えていると共に、

上側の信号線部分に接続された絵素と、下側の信号線部分に接続された絵素のうちの両方の絵素に該当する2本の走査線、またはいずれか一方の絵素に該当する1本の走査線を選択して、該走査線に走査信号電圧を供給する手段を備え、各信号線の分割点が、水平方向の一一直線上から上下に分散して設けられている表示装置。

【請求項2】前記信号線の分割点は、規則性を有して配置されている請求項1に記載の表示装置。

【請求項3】前記信号線の分割点は、ランダムに配置されている請求項1に記載の表示装置。

【請求項4】前記信号線の分割点は、一様分布または正規分布に従って分散されている請求項3に記載の表示装置。

【請求項5】前記信号線の分割点が分散している領域付近では、1本の走査線2つを選択して走査信号電圧を供給する請求項1乃至請求項4のいずれかに記載の表示装置。

【請求項6】前記1本の走査線2つを選択して走査信号電圧を供給しているときに、前記信号線の両端から同じ信号電圧を供給する請求項5に記載の表示装置。

【請求項7】請求項1乃至請求項4のいずれかに記載の表示装置を制御する装置であって、

前記信号線の分割点が分散している領域付近では、1本の走査線2つを選択して走査信号電圧を供給するように制御する制御装置。

【請求項8】前記1本の走査線2つを選択して走査信号電圧を供給しているときに、前記信号線の両端から同じ信号電圧を供給するように制御する請求項7に記載の制御装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、例えばP.C(Personal Computer)用ディスプレイなどに用いられ、マトリクス状に配置された絵素を有するa-Si TFTLCD(Amorphous Sillicon Thin Film Transistor Liquid Crystal Display)等の表示装置およびそれを制御するために用いられる制御回路に関する。

【0002】

【従来の技術】現在、P.C用ディスプレイとして、LCDが注目されている。この液晶モニターは、CRT(Cathode Ray Tube)よりも省スペースで低消費電力であるだけではなく、より高精細の表示が可能である。このため、地図やX線写真等を表示する目的でLCDが採用されることが増えてくるものと予想される。

【0003】一般に、マトリクス状に配置された絵素を有する表示装置において、垂直方向の解像度を上げようすると、それに反比例して水平周期が短くなる。LCDの場合には、その分だけ各絵素間に設けられた液晶セルの充電時間が短くなるため、画質の劣化を招くおそれがある。

【0004】これを防ぐために、図5に示すように、液晶パネルの信号線を上下に分割して液晶セルの充電時間を見長くする方法が知られている。この図5において、1は液晶パネルであり、2は絵素に映像信号を供給する信号線であるソースライン(行電極または信号電極とも称される)2であり、3は絵素に走査信号を供給する走査線であるゲートライン(行電極または走査電極とも称される)であり、4はマトリクス状に配置された液晶セルであり、5はソースライン2に信号電圧を供給するソースドライバ(データドライバ、カラムドライバまたはXドライバとも称される)であり、6はゲートライン3に走査信号電圧を供給するゲートドライバ(ロウドライバ、Yドライバとも称される)であり、7はソースドライバおよびゲートドライバを制御する制御回路であり、8は映像信号パッファである。この従来技術では、液晶パネル1の構造が特殊であるため、入力される映像信号のフォーマットによっては、このようにパッファまたはメモリが必要になる。

【0005】この液晶パネル1では、ソースライン2が中央部で上下に分かれているため、表示画面の上半分の絵素に接続されたゲートラインのうちの1本と、下半分の絵素に接続されたゲートラインのうちの1本との計2本を同時に選択して走査することができる。これにより、液晶セルの充電時間を2倍にすることができる。

【0006】このような液晶パネルの構造によれば、例えば横1600桁×1200行の絵素を有するUXGA(Ultra Extended Graphic Array)LCDの技術を用いて、横3200桁×2400行の絵素を有するQUXGA(Quadra UXGA)LCDを実現することができる。

【0007】

【発明が解決しようとする課題】上述した液晶セルは、充電された重荷に応じて光の透過率を変化させるものである。しかし、液晶セル中の液晶分子は、ソースラインを流れる交流信号の発生する電界によっても、顕向状態が多少乱されて、光の透過率が変化する。

【0008】ところが、上述の図5に示した従来技術の

ように、ソースラインを中央部で分割すると、その分割点の側邊に発生する電界が、液晶パネルの他の部分と異なるものになる。

【0009】このため、図5に示した構造の液晶パネルでは、ソースラインの分割点付近の液晶セルが閾値よりも明るく、または暗くなり、その結果、表示画面の中央部に水平方向の輝線、または暗線が走って見えるという問題があった。

【0010】特開平11-102172号公報において、この構造の解決が試みられている。しかし、この従来技術でも、電界の掛かり方の異常な液晶セルが表示画面の中央部に横一消線に並んでいることに何等変わり無い。このため、この従来技術によって輝線または暗線を完全に見えなくすることが困難である。

【0011】本発明は、このような従来技術の問題点を解決するためになされたものであり、解像度を高くするために液晶パネルの信号線を上下に分割しても、画面中央部に水平方向の輝線または暗線が見えない高品質な表示状態が得られる高精細な表示装置およびその制御装置を提供することを目的とする。

【0012】

【課題を解決するための手段】本発明の表示装置は、マトリクス状に配置された絵素に映像信号を供給するための複数の信号線が垂直方向に配置されていると共に、該絵素に走査信号を供給するための複数の走査線が水平方向に配置され、各信号線が表示画面の中央部付近を境として電気的に絶縁された2つの部分に分割され、各信号線の端端から上側の信号線部分と下側の信号線部分同時に信号電圧を供給する手段を備えていると共に、上側の信号線部分に接続された絵素と、下側の信号線部分に接続された絵素のうちの両方の絵素に該当する2本の走査線、またはいずれか一方の絵素に該当する1本の走査線を選択して走査信号電圧を供給する手段を備え、各信号線の分割点が、水平方向の一一直線上から上下に分散して設けられており、そのことにより上記目的が達成される。

【0013】本発明の表示装置において、前記信号線の分割点は、規則性を有して配置されていてもよい。

【0014】本発明の表示装置において、前記信号線の分割点は、ランダムに配置されていてもよい。

【0015】本発明の表示装置において、前記信号線の分割点は、一様分布または正規分布に従って分散されているのが好ましい。

【0016】本発明の表示装置において、前記信号線の分割点が分散している領域付近では、1本の走査線ずつを選択して走査信号電圧を供給するのが好ましい。

【0017】本発明の表示装置において、前記1本の走査線ずつを選択して走査信号電圧を供給しているときに、前記信号線の両端から同じ信号電圧を供給するのが好ましい。

【0018】本発明の制御装置は、本発明の表示装置を制御する装置であって、前記信号線の分割点が分散している領域付近では、1本の走査線ずつを選択して走査信号電圧を供給するように制御しており、そのことにより上記目的が達成される。

【0019】本発明の制御装置は、前記1本の走査線ずつを選択して走査信号電圧を供給しているときに、前記信号線の両端から同じ信号電圧を供給するように、制御することができる。

【0020】以下、本発明の作用について説明する。

【0021】本発明にあっては、信号線（ソースライン）を電気的に絶縁された2つの部分に分割する分割点が表示画面の中央部付近で水平方向の一一直線上から上下に分散している。分割点が一直線上に並ぶではなく、中央部付近に適度に散らばっているので、ディザリングと同様の原理により、輝線または暗線が目立たなくなれる。

【0022】本発明において、ソースラインの分割点が分散している領域を走査するときにはゲートラインを1本ずつ選択し、各ソースラインの両端から同じ映像信号を供給する。それ以外の領域を走査するときには、ゲートラインを2本ずつ選択し、各ソースラインの両端からその2本のゲートラインに対応する映像信号を瞬時に供給して、表示画面の上半分と下半分とを同時に走査する。

【0023】本発明にあっては、1本ずつ走査されるゲートラインが存在する。このようなゲートラインは、図5に示した従来例にはない。これによるオーバーヘッド（充電時間の減少）は全く無いわけではない。液晶セルの充電時間は、ソースラインを分割しない従来例Aと本発明くソースラインを分割した従来例の順に長くなる。従来例Bによれば、従来例Aのちょうど2倍の充電時間を確保することができ、本発明による充電時間は従来例Aの2倍弱程度になる。しかし、このような充電時間の減少の問題は、液晶パネルが高精細になるほど小さくなり、例え QUXGA クラスになれば、完全に無視することができると言える。

【0024】さらに、本発明では、ソースラインの分割点の位置に応じて映像信号を上下に振り分ける回路が必要になる。さらに、何らかの理由で分割点の配置を変更したときに、制御装置の設計を変更する必要が無くなる。

【0025】

【発明の実施の形態】以下、本発明の実施形態について、図面を参照しながら説明する。なお、以下の説明において、従来技術と同じ機能を有する部分には同じ番号を付けている。

【0026】図1は本発明の実施形態である表示装置の構成を示す回路図である。

【0027】この表示装置は、マトリクス状に配置され

た絵素毎に液晶セル4を有し、絵素に映像信号を供給するための複数のソースライン2が垂直方向に配置されていると共に、絵素に走査信号を供給するための複数のゲートライン3（G0、G1、・・・、G15）が水平方向に配置された液晶パネル1を備えている。

【0028】液晶パネル1の上下には、各ソースライン2の制御から分割点よりも上側の部分と下側の部分に同時に信号電圧を供給するソースドライバ5を備えている。また、液晶パネル1の左側には、ゲートライン3に走査電圧を供給するゲートドライバ6を備えている。ソースドライバ5およびゲートドライバ6はマルチブレクサ等の選択手段10を介して、ゲートドライバ制御回路7および映像信号パッファ8a、8bに接続されている。

【0029】この液晶パネル1において、各ソースライン2は、電気的に絶縁された2つの部分（S U 0とS U 1とS L 1、・・・）に分割され、その分割点は図1にbで示す範囲に分散している。このため、望ましい鋸歯よりも明るすぎる点または暗すぎる点が、bの帯の中に分散され、見え難くなる。

【0030】本実施形態では、図2(a)に示すように、ソースライン2の分割点が三角波の形状に並んでいるが、図2(b)に示すような正弦波の形状であってもよい。また、規則性のある形状でなくともよく、全くランダムに分割点を分散させてもよい。この場合、図2(c)に示すように、分割点をまんべんなく一様に分散させてもよく、図2(d)に示すように、画面の中央部と、少し離れた箇所とで、分割点の密度に差を設けてよい。そのためには、例えば正規分布関数を利用することができます。なお、これらの場合は、ソースライン2の分割点を順に結んでできる形状を表している。ソースライン2の分割点をどのように分散させるかについては、液晶パネルの特性と人の視覚の性質とを考慮して適宜決定することができる。

【0031】図3に、本実施形態の表示装置における同期信号とソースドライバおよびゲートドライバの動作のタイミングについて、一例を示す。図3のアは垂直同期信号であり、イは水平同期信号である。G0、G1、・・・、G15は、図1に示した表示装置において、同じ記号を付したゲートライン3上の信号である。同様に、S U 0およびS L 0は、図1に示した表示装置において、同じ記号を付したソースライン2上の信号である。

【0032】図1に示した液晶パネル1を駆動するために、図1のa（分割点よりも上側の部分）およびc（分割点よりも下側の部分）の範囲を走査するときには、2つのゲートライン3を同時に選択する。また、図1のb（分割点が分散している領域付近）の範囲を走査するときには、1本ずつゲートライン3を選択する。

【0033】例えば、図3のAの期間中には、図1のaの範囲にあるゲートラインとcの範囲にあるゲートライ

ンの計2本を同時に駆動し、図3のBの期間中には、図1のbの範囲にあるゲートラインを1本ずつ駆動する。

【0034】なお、後のBの期間中には、上下のソースドライバ5から同時に同じ映像信号を供給すればよい。このとき、実際には上下いずれかのソースドライバ5の出力信号しか使われないが、ソースライン2の分割点の位置に応じて映像信号を上下に振り分けようすると、制御回路7が複雑になる。また、ソースライン2の分割点の配置を変更させたときに、制御回路の構成まで変更する必要がある。その結果、液晶パネルの改良を容易に行なうことができなくなるが、本実施形態の制御回路構成では、そのような問題が生じない。

【0035】図4は、図1に示した制御回路周辺の詳細を示すブロック図である。ここでは、制御回路7、表示画面の上半分の絵素に対応する映像信号を一時的に記録する映像信号パッファ8a、表示画面の下半分の絵素に対応する映像信号を一時的に記録する映像信号パッファ8b、およびマルチブレクサ等の選択手段10を備えている。

【0036】図4のアは垂直同期信号であり、イは水平同期信号である。ウは入力映像信号であり、エはメモリ制御信号であり、オはメモリに書き込まれる映像信号である。カはメモリから読み出される映像信号であり、キは選択回路の制御信号である。クは液晶パネルの上側のソースドライバに送られる映像信号であり、ケは下側のソースドライバに送られる映像信号である。コはゲートドライバに送られる制御信号である。

【0037】この構成により、2本のゲートラインが同時に選択されるときには上下のソースドライバ5から各絵素に応じた映像信号をソースラインに供給し、1本ずつゲートラインが選択されるときには上下のソースドライバから同じ映像信号をソースラインに供給することがができる。

【0038】本発明は、一般に交差するバスラインの交点にマトリクス状に絵素を配置した構成の表示装置であれば、何れも適用可能であり、例えば、PDP（Plasma Display Panel）、EL（Electro Luminescence）、LED（Light Emitting Diode）ディスプレイ等が挙げられる。

【0039】

【発明の効果】以上詳述したように、本発明の表示装置によれば、ソースラインの分割点を表示画面の中央部附近に分散させることにより、薄線または暗線が目立たなくなる。よって、例えばQUXGA仕様の高解像度LCDをUXGA対応のプロセス技術で生産することができ、しかも高品位の表示を実現することができる。

【0040】さらに、本発明の制御装置によれば、本発明の表示装置を簡単な回路構成で駆動することができ。しかも、回路構成に手を加えることなく、パネルの

設計を変更することができる。

【図4】】本発明は、表示装置の構成とそれに適した制御装置に関するものであり、回路構成や部材自体としては従来技術と同様のものを用いることができる。よって、コストアップに結びつくことなく、高品位で高精細な表示装置を提供することができる。

【図面の簡単な説明】

【図1】本発明の一実施形態である表示装置の構成を示す回路図である。

【図2】(a)～(d)は、実施形態の表示装置において、信号線の分割点の分散例を示す図である。

【図3】実施形態の表示装置において、同期信号と2種類のドライバの動作のタイミング例を示す図である。*


*【図4】実施形態の表示装置における制御回路および映像信号バッファの構成を示すブロック図である。

【図5】従来の表示装置の構成を示す回路図である。


【符号の説明】

- 1 液晶パネル
- 2 ソースライン
- 3 ゲートライン
- 4 液晶セル
- 5 ソースドライバ
- 6 ゲートドライバ
- 7 制御回路
- 8、8a、8b 映像信号バッファ
- 10 選択手段


【図1】




【図4】




【図2】



【図3】



【図5】



フロントページの読み

Fターム(参考) 2H093 NA41 MA44 NC11 ND60
5C006 AP06 BB14 BB16 BC03 BC12
BF02 BF24 FA22
5C080 AA05 AA06 AA10 BB05 DD05
FF11 FF13 JJ02 JJ04
5C094 AA05 AA13 AA44 AA60 BA03
BA43 CA19 DA09 HA08